Docteur de l'Université de Rennes 1 en électronique, Traitement du signal et télécommunications obtenu en 2013
Thématique : Modélisation et optimisation de la consommation d'énergie dans les composants reconfigurables
L'utilisation d'accélérateurs reconfigurables offre des possibilités intéressantes d'optimisation lors de la conception d'un système.
Ces accélérateurs sont couramment utilisés en complément d'un processeur pour permettre de décharger celui-ci des traitements répétitifs et des tâches lourdes.
La reconfiguration des accélérateurs matériels autorise un séquencement temporel des blocs de calcul et permet de réduire la surface de silicium nécessaire.
Cependant, aujourd'hui il est difficile d'estimer la répercution des choix de conception sur la consommation d'énergie notamment.
Coincée entre le surcoût et le gain en temps d'exécution et en énergie, la reconfiguration est de surcroît complexe à mettre en place.
L'objectif principal de cette thèse est d'établir des modèles de consommation des composants reconfigurables, en particulier les FPGA, qui permettront d'aider le concepteur dans ses choix d'implémentation. La consommation de tâches couramment utilisées sera modélisée selon ses caractéristiques à plus ou moins haut niveau (accès mémoire, surface, nature des calculs, structures de contrôle, taux de remplissage...). Les paramètres influant le coût en temps et en consommation de la reconfiguration dynamique seront extraits et un modèle sera établi.
Les modèles développés seront implémentés au sein d'un ordonnanceur (OS) qui sera capable d'effectuer des choix d'implémentation et donc de configuration selon des contraintes énergétiques ou temps réel.